芯片资讯
- 发布日期:2024-08-25 06:59 点击次数:60
某些应用(例如ADC测试和校准)要求DAC具有极好的分辨率,单调性, 和分辨率。在这些性能类别中,图1中的电路很难被打败。其典型标准如下:
分辨率= 32位= 3×10–10= 1.2 nV = 192 dB。
DNL(微分非线性)= 27位= 400 nV = 162 dB。
INL(积分非线性)= 22位= 1.6 ?V = 130 dB。
满量程 (未加边框)= 11位=±2.5 mV = 66 dB。
零 = 23位=±500 nV±10 nV /°C = 140 dB。
纹波和噪声= 21位= 2 ?V pp = 128 dB。
图1该DAC电路运用精密模拟开关将两个16位PWM信号求和,以实现32位分辨率。
DAC的32位分辨率的基础是模拟开关S1和S2以及精密电阻网络R2至R6对两个16位PWM信号求和。DAC的单调性和DNL在理论上是无限的,而且,在实践中,高云半导体gowin高云FPGA芯片 的限制是1到216比R2:(R6+ R5+ RS2-ON)和R3:(R6+ R4+ RS2-ON)。0.1%电阻器的典型 可发生约0.1 ppm = 27位的DNL。
AD586基准电压源的输出阻抗小于0.1Ω,斩波安稳的“零漂移”放大器A1的130dB CMR(共模按捺)主要限制了INL。R7按捺了RS1-ON中的不对称性引起的潜在奉献,从而发生了大约0.3 ppm = 22位的典型INL。
因为LTC1151 A1和A2运算放大器的超卓标准以及MAX4053A S2的电荷注入性能:约0.4 ppm或23位,因此零 和输出噪声标准处于低微伏级。
AD586L 5V基准电压源的未调整误差为±500 ppm,这限制了 。假如您的规划需求更高的 ,则可以运用ADI公司的简单调整电路对其进行进一步的调整。所主张的200 Hz PWM周期并不重要。您只需更改R1和C1即可习惯任何方便的频率。R1C1时间常数与PWM周期时间的接近程度决议了A1-S2-A2同步“零纹波”积分坚持滤波器的树立时间,而且 快可达到一个周期假如匹配正确。
以上就是全球ic电子交易网带来的DAC电路运用精密模拟开关以实现32位分辨率原理。
- 晶体管构成的开关电路图2024-11-19
- 什么是电子集成电路,封装及主要原材料又是什么(二)2024-11-16
- ic交易网:关于USB台灯的电路原理图2024-11-14
- KW9135P电子开关典型应用电路2024-11-09
- FPGA电路设计 这些技巧需要了解2024-11-03
- 格罗方德推出适用资料中心、机器学习和 5G 网路的7纳米特殊应用积体电路平台2024-11-02