你听说过晶体管微缩吗？晶体管微缩是什么情况？作为一个硬件工程师，你一定知道。在半导体行业，“微缩”是一个常用词。比如我们经常在所有ic交易网的新闻里听到晶体管的微缩(就是把纳米级的尺寸缩小到原子级)。或者说，我们听说日常生活中使用的智能手机等电子设备，因为使用了Scaling存储半导体，可以存储高清视频。不管是什么样的新闻，基本都意味着Scaling的进步。

所有这些进步都是由组件足迹的减少、三维结构的扩展以及新材料和创新结构的采用带来的。由于这些技术的发展和进步，今天的数字时代已经建立。如今，由于缩放，已经戏剧性地改变了我们日常生活的电子设备已经诞生，今天我们只需要用手指就可以获得大量的数字信息。

晶体管的微缩（Scaling）

就半导体的标度而言，摩尔定律是众所周知的。即在价格不变的情况下，一个集成电路上可以容纳的元器件数量每18 -24个月就会翻倍，性能也会翻倍。

近几十年来，随着光刻和等离子体蚀刻技术的发展，半导体行业逐渐将晶体管作为一个重要(或不可或缺)的组件来减少，并取得了很大的进步。

此外，就半导体的技术节点而言，它通常指晶体管栅极的长度。例如，0.5um的技术节点是指栅极长度为0.5um的晶体管，但随着时代的发展，技术节点的定义也在发生变化。现在已经不再是与晶体管相关的主体部分的尺寸指标，而仅仅是指元器件的代际名称。然而，随着节点的微型化发展，人们提高组件性能和功率、降低生产成本的目标从未改变。

高性能晶体管在20nm节点前后达到小型化的极限。半导体行业的工程师不得不探索其他方法来设计晶体管，因为如果平面晶体管的水平尺寸减小，就会出现其他问题。

就三维鳍片场效应晶体管(FinFET)的结构而言，与硅片相比，晶体管的主要元件相对三维，因此晶体管的沟道容量没有减小，但是元件的接触足迹减小。就鳍式场效应晶体管的小型化而言，作为提高元件性能的方法，鳍式场效应晶体管的高度通常增加，同时，水平尺寸减小，以便增加每单位面积的元件密度。

近年来， 芯片采购平台为了保持晶体管的小型化，获得高性能、低功耗、低成本的元件，硅中加入了锗，但需要新的材料来超越FinFET技术的5nm节点！此外，层压纳米片和纳米线等新材料有可能成为新的解决方案。加工这些新材料，毫无疑问需要小型化，也需要灵活运用原子级成膜和蚀刻技术。

接触（Contact）层的微缩（Scaling）

如果晶体管的尺寸减小，为了连接晶体管和布线层，有必要整体减小接触层的尺寸。随着时代的进步和局部互联密度的增加，如果进一步推动小型化的发展，主流的铜布线将面临严重的问题。例如，如果布线的宽度和高度进一步减小，铜布线的电阻将大大增加。半导体制造商努力减少阻挡层和衬里层的空间，同时灵活使用新的阻挡层材料和衬里材料，这些材料可以防止铜污染并具有高电阻值。另一种可能性是使用另一种没有阻挡层的金属代替铜，或者使用其他金属和铜的合金。

存储半导体容量的微缩（Scaling）-- 即容量的扩大

3D NAND的存储半导体容量的缩放是通过垂直方向的堆叠来实现的。就存储半导体的结构而言，单元密度与堆叠层数成比例地增加。一开始3D NAND一般用24层的芯片。现在96层128层的芯片已经量产，预计堆叠层数还会进一步增加。而且每一层都需要均匀平滑，与下层紧密结合，所以堆叠层数带来的问题更多。

堆叠层数的不断增加导致存储半导体容量的扩大，存储半导体容量的扩大使得后续工艺如具有更高深度比的存储孔的蚀刻、阶梯图案的定义以及字线的钨填充更加复杂。此外，如果沟道长度变长，电子迁移率将受到限制，这将影响器件的性能。目前，人们正在推广应用重要的成膜技术和蚀刻技术，以有效促进新一代的发展。

汇总

今天的尖端芯片无疑是迄今为止设计生产的产品中最先进的部件，也是人们几十年后推动小型化的直接结果。如今，由于半导体生产设备的进步以及生产设备制造商和芯片制造商之间合作的加强，水平方向缩小和垂直堆叠的组件所需的性能和成本优势可以实现。

通过半导体的规模化发展，我们的工作、通勤、娱乐和通信方式发生了翻天覆地的变化。作为创新的方向，我们期待“更多摩尔”继续。作为支持半导体产业发展的另一个方向，将各种技术整合到各种结构和系统中的“摩尔以上”战略也备受关注。

未来，我们需要同时促进这两个方向的进步，但促进智能和互联社会所需的速度和性能需要应用于更多行业和行业。以上是晶体管微观分析，希望对大家有所帮助。

• 是什么
• 晶体管
• 微缩
• 你听
• 说过